返回全部题目← 上一题9 / 118下一题 →题库/软件工程基础/Q-10277CPU 访问 DDR 数据时，L1、L2 Cache 如何协作处理命中与未命中？知识专题：操作系统与 Linux题目类型：原理机制技术难度：进阶相关面经：1 篇未标记未标记待复习已掌握收藏反馈（在 GitHub 新标签页打开）暂无参考答案带着这道题，问问 AI选择平台，携带当前题目继续提问。问 AI选择 AI 平台KimiKimi（新窗口打开）Qwen千问（新窗口打开）OpenAIChatGPT（新窗口打开）自动带入当前题目Kimi · 千问 · ChatGPT本题目录相关面经相关题目相关面经1 篇寒武纪高性能计算库开发2026-11-02秋招二面查看原面经 →假设有两级 Cache，CPU 要去 DDR 上访问一个数，这个过程中 L1、L2 是怎么配合工作的？查看该问上下文 →追问追问：L1 不命中、L2 命中，是把数据整块提出来覆盖到 L1 吗？L2 也不命中呢？查看该问上下文 →相关题目4 题0037进程和线程有什么区别？同一知识专题题目类型：比较选型技术难度：基础相关面经：36 篇0038进程之间如何通信？同一知识专题题目类型：原理机制技术难度：基础相关面经：14 篇0190线程共享进程中的哪些资源，线程之间如何共享？同一知识专题题目类型：原理机制技术难度：基础相关面经：4 篇0191虚拟内存是什么，如何分配？同一知识专题题目类型：原理机制技术难度：进阶相关面经：10 篇♥♥♥♥♥← 上一题已到最后一题← 上一题线程上下文切换是什么，底层如何保存和恢复执行状态？下一题 →CPU 如何确定下一条指令地址，指令缓存满时如何填充与替换？