DMA 与 CPU 共享缓存区时，怎样保证 D-Cache 一致性并确定 Clean、Invalidate 的时机？
Sorry o(╥﹏╥)o，暂无参考答案。带这道题，问问AI吧~
问 AI
本题目录
相关面经
1 篇影石创新
嵌入式软件开发校招一面
DMA 往 SRAM 写、CPU 从同一缓冲读，D-Cache 开启时会出现什么现象？Clean/Invalidate 的时机怎么定，漏做一次会怎样？
Sorry o(╥﹏╥)o，暂无参考答案。带这道题，问问AI吧~
DMA 往 SRAM 写、CPU 从同一缓冲读，D-Cache 开启时会出现什么现象？Clean/Invalidate 的时机怎么定，漏做一次会怎样？